什么是ISP在系统可编程技术 (2008-06-19 15:29:03) 什么是ISP技术 Lattice是ISP（在线可编程）技术的发明者(据说Lattice公司最早是由华人创办的），ISP技术极大的促进了PLD产品的发展。 在系统编程ISP ISP（In-System Programming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码， 而不需要从电路板上取下器件，已经编程的器件也可以用ISP方式擦除或再编程。ISP技术是未来发展方向。 ISP的工作原理 ISP 的实现相对要简单一些，一般通用做法是内部的存储器可以由上位机的软件通过串口来进行改写。对于单片机来讲可以通过SPI或其它的串行接口接收上位机传来的数据并写入存储器中。所以即使我们将芯片焊接在电路板上，只要留出和上位机接口的这个串口，就可以实现芯片内部存储器的改写，而无须再取下芯片。 ISP的优点 ISP技术的优势是不需要编程器就可以进行单片机的实验和开发，单片机芯片可以直接焊接到电路板上，调试结束即成成品，免去了调试时由于频繁地插入取出芯片对芯片和电路板带来的不便。 产品分析 目前市场上不少的单片机具有ISP功能。 ATMEL公司的单片机AT89SXXXX系列，提供了一个SPI串行接口对内部程序存储器编程（ISP）。 ATMEL公司的单片机AVR系列，提供了一个SPI串行接口对内部程序存储器编程（ISP）。 PHILIPS 公司的P89C51RX2xx系列是带ISP/IAP的8位Flash单片机。PHILIPS公司为了使ISP技术和IAP技术得以推广，在芯片上免费提供了Boot ROM固件，并且巧妙地解决了固件和FLASH的地址覆盖问题及一些具体实现细节问题，使它们的实现变得简单。 ST公司的μPSD32××系列单片机片内带128KB/256KB的FLASH存储器及32KB Boot ROM,通过JTAG串行口能很容易地实现ISP功能。 另外很多家公司的单片机都具备ISP功能，ISP在单片机领域的应用成为了必然的趋势。 此外在外围器件中ST公司的PSD系列产品片内带大容量存储器，支持ISP及IAP功能。

什么是载流子迁移率及迁移率影响芯片的那些性能 (2008-06-19 15:26:23) 迁移率是指载流子（电子和空穴）在单位电场作用下的平均漂移速度，即载流子在电场作用下运动速度的快慢的量度，运动得越快，迁移率越大；运动得慢，迁移率小。同一种半导体材料中，载流子类型不同，迁移率不同，一般是电子的迁移率高于空穴。如室温下，轻参杂硅材料中，电子的迁移率为1350cm^2/（VS），而空穴的迁移率仅为480cm^2/(VS)。 迁移率主要影响到晶体管的两个性能：一是载流子浓度一起决定半导体材料的电导率（电阻率的倒数）的大小。迁移率越大，电阻率越小，通过相同电流时，功耗越小，电流承载能力越大。由于电子的迁移率一般高于空穴的迁移率，因此，功率型MOSFET通常总是采用电子作为载流子的n沟道结构，而不采用空穴作为载流子的p沟道结构。二是影响器件的工作频率。双极晶体管频率响应特性最主要的限制是少数载流子渡越基区的时间。迁移率越大，需要的渡越时间越短，晶体管的截止频率与基区材料的载流子迁移率成正比，因此提高载流子迁移率，可以降低功耗，提高器件的电流承载能力，同时，提高晶体管的开关形影速度。

浮体效应 (2008-06-19 15:23:09) 在掺杂最多的PN结和掺杂较少的底层材料之间会形成结电容，这是另外一种重要的掺杂效应。曾经一度仅用于辐射装置的绝缘硅（SOI）技术，由于可以减小结电容，现在越来越引起人们的注意。SOI圆片可以将环路振荡时间减半。即便考虑到复杂电路中其他部分的延迟，SOI技术也能使性能比其他技术提高30％。SOI片子的行为取决于硅层的厚度。如果硅的厚度比沟道长度还要小，就会在栅极氧化区附近产生一个耗尽区，在它下面还会产生一个中性电荷区。离子化会在中性区中激发出自由电荷。但它下面的绝缘层会使这些自由电荷不能流动，这样就使晶体管在一定程度上“漂浮”起来。由于这种“浮体效应”（FBE）的存在，就不能在这种部分耗尽的SOI片子上制作现有的各种电路。为消除FBE效应，设计者就必须在片子中引进一个额外的接地极，但这又要占用昂贵的电路空间。作为选择，可以在设计模型中考虑到FBE的存在而只在它的周围进行设计。典型电路中只有大约1％的晶体管不能含有FBE而必须接地。

数字电路为什么是低电平有效的多 (2008-06-19 15:22:12) 转数字电路为什么是低电平有效的多？（by ic921)[ 2006-5-3 22:00:16 | Author: 渤海之滨 ]事实上，它是由常用的电路结构所决定的，低电平时电路往往有较高电平时更低的环路阻抗，而低阻抗则意味着抗干扰能力更强。结合实际讲一个有用的例子来加深印象：我们有的同学可能已经学习了这样的一条PCB布线规则-----在条件许可的情况下，高电平有效线要尽量缩短，低电平有效的线则尽量延长----这一条规则的存在基础就是基于低电平时环路阻抗比较低，抗干扰能力比较强才起来的。如OC或OD电路要控制一个电平就是通过它这个开关的通断来实现的。有在上拉电阻的情况下，开关接通，得低电平；开关切断，得高电平。这样，为了防止电路失控的情况下仍然是有效电平，那么当然是低电平有效才更“保险”了。结构上，象OC电路那样，由于集电极更难击穿，所以，也更不容易损坏。对于其它图腾柱输出的电路（见Q101:什么是图腾柱输出?），虽然0和1都有同样的风险，但应用中还是有人愿意加一个上拉电阻，以取得类似OC或OD输出的效果。至于为什么不采用下拉电阻而用上拉电阻，大家也可以分析一下。另一个方面是OC或OD输出的电路，使用上拉电阻后具有节能的效果。因为关断后它是具有获得高电平时的电流几乎为0。分享：

全定制和半定制 (2008-06-19 15:21:13) ALTERA——CPLDLATTICE——ISPXILINX——FPGAACTEL——半定制,一次编程actel 反熔丝（一次性烧写）PLD的领导者专用集成电路是按用户的具体要求(如功能、性能或技术等)，为用户的特定系统定制的集成电路。专用集成电路分为两类：一是全定制集成电路按规定的功能、性能要求，对电路的结构布局、布线均进行专门的最优化设计，以达到芯片的最佳利用。这样制作的集成电路称为全定制电路。二是半定制集成电路由厂家提供一定规格的功能块，如门阵列、标准单元、可编程逻辑器件等，按用户要求利用专门设计的软件进行必要的连，从而设计出所需要的专用集成电路，称为半定制电路。ASIC(Application Specific Integrated Circuit)是专用集成电路。目前，在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC(片上系统)。FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。