Python 与 Excel 终于互通了 ！ 作者：Python开发者来源：机器之心很多开发者说自从有了 Python/Pandas，Excel 都不怎么用了，用它来处理与可视化表格非常快速。但是这样还是有一大缺陷，操作不是可视化的表格，因此对技能要求更高一点。近日，开发者构建了名为 Grid studio 的开源项目，它是一个基于网页的表格应用，完全结合了 Python 和 Excel 的优势。是的，在一个界面上同时展示可视化表格与代码，而且同时通过表格与代码修改数据，这不就是 Python 与 Excel 的结合吗？项目地址：https://github.com/ricklamers/gridstudio我们先看看 Grid studio 的效果到底是什么样的。总体而言，我们既可以通过 Python 加载和处理数据，也能通过「Excel」操作数据。在 Python 上处理数据比较好理解，表格上处理数据其实非常像 Excel，如下所示为写一个求和公式。也许我们在表格上改了些数据，那么我们也能导入到 NumPy 数组，并做进一步的运算。为什么要创建这个工具？作者表示，他创建 Grid studio 主要是用来解决数据科学项目中工作流分散的问题，在这种项目中，他要在 R studio、Excel 等多个工具之间换来换去。在为 gazillionth-time 导出 CSV 文件时，如果行数过高，应用程序窗口就会卡顿。即使是做一些简单的事情，比如读取 JSON 文件，也能把人逼疯。现有的工具无法提供高效工作所需的环境和相关工作流，这也是作者决定构建该工具的原因。他想要创建一个易用的应用程序，可以把数据科学工作流整合进去。这个工具有何亮点？Grid studio 是一个基于网页的应用，看起来和 Google Sheets、Microsoft Excel 差不多。然而，它的杀手锏是整合了 Python 语言。几乎所有使用过计算机的人都会很自然地使用表格来查看和编辑数据。将这个简单的 UI 与 Python 这种成熟的编程语言结合起来简直不要太好用。用 Python 编写脚本非常简单：只需编写几行代码直接运行即可。核心集成：读、写这一 Python 集成的核心是对电子表格的读写接口，它可以在电子表格的数据和 Python 进程中的数据之间建立一个高性能的连接。可以用以下方式在表格中写入数据：sheet("A1:A3", [1, 2, 3])用以下这种方式从表格中读取数据：my_matrix = sheet("A1:A3")你可以通过这种简单而高效的方式直接在表格中读取或写入数据，以自动化数据输入、提取、可视化等过程。编写定制化表格函数虽然通过一个简单的接口完成读写非常灵活，但有时编写可以直接调出的定制化函数也很重要。除了 AVERAGE、SUM、IF 这些默认函数外，你可能还需要其他函数，那么写出来就好了！def UPPERCASE(a):return str(a).uppercase()写完这行代码后，在表格中调出该函数，就像调用常规函数一样。利用 Python 生态通过利用 Python 生态中各种强大的软件包，我们能立即访问到当前最优的数据科学工具，因此也能快速访问到强大的模型，例如线性回归和支持向量机等。因为本身 Grid studio 主要就是处理表格数据，那么将它们作为特征可以快速调用 SVM 等模型，从而探索隐藏在这些数据背后的特征。数据可视化在数据科学中，很常见的一个任务就是可视化数据，这样才能获得关于数据的「先验知识」。通过集成交互式绘图库 Plotly.js 和 Python 标准可视化库 Matplotlib，Grid studio 目前已经内置了高级绘图功能。如下所示我们可以在向量表格格式上使用高级绘图功能：为了进一步解释如何使用 Grid studio 的特征以构建可视化图标，项目作者还展示了两个案例，即爬取网页与可视化数据分布，但这里主要展示第一个案例。案例：估计正态分布如下案例展示了 Grid studio 的强大功能，它会以更高的保真度通过 Plotly.js 可视化正态分布，我们可以看看交互式制图到底是如何完成的。使用安装前面介绍了这么多特性，那么我们到底该怎么用呢？Grid studio 的安装和使用都非常简单，通过简单的命令行就能搞定。git clone https://github.com/ricklamers/gridstudiocd gridstudio && ./run.sh如上通过下载项目、运行安装脚本两步，我们就能在浏览器中打开本地端口，然后就能愉快地使用了。参考链接：https://hackernoon.com/introducing-grid-studio-a-spreadsheet-app-with-python-to-make-data-science-easier-tdup38f7https://github.com/ricklamers/gridstudiohttps://gridstudio.io

推荐一款好用的IC设计中生成register model的工具 无意中发现一个开源的工具，使用systemRDL文件作为输入，可以生成寄存器相关的RTL module，UVM中使用的regmodel，C和verilog的头文件(包含寄存器某个字段的偏移以及mask bits)，以及html的文档。资源如下：https://github.com/zhajio1988/Open_RegModel生成的html文档示例如下：https://systemrdl.github.io/RALBot-html————————————————版权声明：本文为CSDN博主「XtremeDV」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/zhajio/article/details/102620859开源uvm reg model (UVM 寄存器模型)生成工具open-register-design-toolOrdt is a tool for automation of IC register definition and documentation. It currently supports 2 input formats:SystemRDL - a stardard register description format released by Accellera.orgJSpec - a register description format used within Juniper NetworksThe tool can generate several outputs from SystemRDL or JSpec, including:SystemVerilog/Verilog RTL code description of registersUVM model of the registersC++ models of the registersXML and text file register descriptionsSystemRDL and JSpec (conversion)Easiest way to get started with ordt is to download a runnable jar from the release area.Ordt documentation can be found here.注：nvdla中使用SystemRDL格式描述寄存器模型，并使用jar xxx ordt.jar ......生成uvm reg model————————————————版权声明：本文为CSDN博主「XtremeDV」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/zhajio/article/details/82870523

IPYXACT：Python 中的 IEEE-1685 (IP-XACT) 处理工具 IPYXACT：Python 中的 IEEE-1685 (IP-XACT) 处理工具项目介绍IPYXACT 是一个基于 Python 的库，旨在简化对 IEEE-1685 标准（通常称为 IP-XACT）的支持。这一标准定义了用于描述集成电路知识产权（IP核）元数据的 XML 方式。IPYXACT 提供了解析、操作及生成 IP-XACT 描述文件的能力，对于那些需要处理或创建 SoC 设计中IP组件描述的软件开发人员和硬件工程师来说非常有用。项目快速启动要快速开始使用 IPYXACT，首先确保你的环境中已经安装了 Python 3.6 或更高版本。然后，通过以下命令将项目添加到你的环境：pip install ipyxactbash接下来，尝试简单的示例来体验其基本功能： from ipyxact.ipyxact import Component # 创建一个新的组件实例 comp = Component() compvendor = comp.component_vendor compvendor.name = "Example Vendor" compvendor.description = "A demonstration component" # 保存这个组件到XML文件 with open("example.xml", "wb") as f: comp.write_xml(f) code here...这段代码创建了一个最简化的 IP-XACT 元数据结构并保存到了一个 XML 文件中。应用案例和最佳实践在设计复杂的SoC时，IPYXACT可以极大地帮助管理IP核的元数据。例如，当你需要自动化生成IP核的配置界面时，可以通过解析已有IP-XACT描述文件，自动生成对应的配置UI，或者在进行IP复用过程中，验证IP的合规性和一致性。示例：自动构建IP配置界面假设已有一个IP-XACT描述文件，你可以读取该文件来获取IP的信息，然后利用这些信息动态地创建GUI元素。 component = Component.from_file("your_ip.xact") for memory_map in component.memory_maps: for register in memory_map.register_list: # 假设这里会根据register的信息生成GUI控件 print(f"Register: {register.name} at {register.address_offset}") code here...典型生态项目虽然直接相关的“典型生态项目”特定于 IPYXACT 的提及不多，但在嵌入式系统和SoC设计领域，结合使用 IPYXACT 的项目通常与硬件描述语言（如Verilog、SystemVerilog）、EDA工具（如Vivado、Quartus）以及芯片自动化流片流程紧密相关。开发者可能会集成IPYXACT到他们的工作流程中，以自动化生成或验证与IP核相关的文档、配置界面或是用于构建系统的脚本，从而提高整个设计周期的效率和准确性。对于进一步的集成案例和技术堆栈的探索，建议参考 FPGA 开发、ASIC设计社区以及电子设计自动化领域的其他开源和商业解决方案。开发者可以在设计流程的不同阶段利用IPYXACT的标准化信息，促进IP核的重用和管理————————————————版权声明：本文为CSDN博主「申梦珏Efrain」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/gitblog_00259/article/details/141456709

Python在芯片中的应用：RTL自动生成、验证脚本、界面可视化等 今天还是这张图。最近一直在思考集成电路怎么与其它几个前沿领域相结合。今天来讲讲Python。Python其实不是人工智能、神经网络的专属语言，在芯片设计和验证领域也有非常多的应用。下面是一些的开源项目：RTL自动生成：https://github.com/nvdla/hw/blob/master/tools/bin/epython寄存器默型的自动生成：https://github.com/SystemRDL/systemrdl-compiler仿真脚本、回归脚本：https://github.com/zhajio1988/YASA自动生成UVM的方法：https://mp.weixin.qq.com/s/SvWRJBGggg0lqiD8YjEZ3QRISCV Core的仿真脚本：https://github.com/google/riscv-dv因为Python相对于其它语言如Perl，Tcl学习成本更低、资料更多、更容易上手，所以在实际项目中使用python的情况越来越多。当然并不是说Perl、Tcl不需要学了，老项目还需要继续维护。但是，打开大佬的代码后，却一脸懵逼。下面是Google RISCV Core验证项目的脚本run.py截图，大佬们都喜欢用Class来装逼，这个对于Python零基础或者初学者很不友好。函数还没学会，你叫我用class？整天看着UVM就已经够头疼的了，唉。连验证大佬炯哥的脚本也是。。。还有一大堆的import，望而生畏、望而却步。

用Python设计芯片？开源设计语言PyGears亮相！ 近日，加州大学洛杉矶分校引入了一种新的硬件描述语言PyGears，以实现基于可重用组件和高级 Python 构造的敏捷芯片设计理念。PyGears 是对快速发展的软件世界的回应，这要求硬件设计与可扩展和智能未来的需求保持同步。据官网介绍PyGears 是一种免费的开源硬件描述语言 (HDL)，该门语言可作为 Python 库实现，专注于函数式编程、模块组合和同步。按照他们的说法，PyGears 的出现旨在将芯片设计的复杂性转变为简单、灵活且具有成本效益的开发过程，该过程遵循可扩展和智能的方式来构建未来。该框架允许您使用 Python 结构设计硬件并将其编译为可综合的 SystemVerilog 或 Verilog 代码。内置模拟器允许您使用任意 Python 代码及其大量库来验证您的硬件模块。PyGears 使连接模块 得容易 ，并具有内置的同步机制，可帮助您构建正确的并行系统。PYGEAR 的创造者Bogdan Vukobratovic表示：“PyGears 的诞生是为了捕捉我在职业生涯中发现的所有有用的良好实践，该工具可以显着加快复杂架构的硬件实现，尤其是当它们与 AI 范式相关时。这应该是创建下一代芯片设计的一个良好开端，但这个目标需要我们所有人为硬件开发做出贡献并确定其方向。否则，未来的人工智能世界将不可持续。”据报道，通过在 VLSI 信号处理课程中采用它， 加州大学洛杉矶分校 Samueli 工程学院 开始建立一个通过软件范式观察硬件的社区，目标是通过使用更灵活和可组合的模块来加速硬件设计和验证。“芯片设计变得越来越复杂，成本越来越高，开发周期越来越长，”加州大学洛杉矶分校电气和计算机工程教授 Dejan Markovic博士说。“PyGears 通过采用由志同道合的贡献者社区构建的可重用组件的模块化硬件构建来解决这些挑战。这对于小型和大型工程团队都非常有效。硬件设计和验证基于Python环境，减少了软硬件领域的壁垒。我们的愿景是让软件人员能够编写硬件代码。”“软件的最大限制是硬件发展速度相对较慢，”  Lux Capital 的合伙人Shahin Farshchi说。“PyGears 站在巨人的肩膀上，将硬件设计加速到接近‘编码’的速度，这将带来神奇的新用例，为定义市场的产品和公司提供支持。”PyGears的创建者兼 Anari AI 研发负责人Bogdan Vukobratovic博士表示，当前的工具行业倾向于对硬件开发中的所有组件进行低级优化和低级控制。另一方面，PyGears 提供对所有方面直至最低层的控制，使流程效率提高数倍。他还强调，构建复杂的架构需要具有更高开发敏捷性的系统。根据斯坦福大学教授 Boris Murmann博士的说法。，“新硬件设计工具的开发可以极大地受益于开源解决方案。为了让硬件行业摆脱石器时代并使其更加敏捷，我们需要社区塑造的新概念。”除了 UCLA 学生和其他大学，PyGears 团队已经 向硬件团队和有兴趣改进 HDL 的个人开放社区，使硬件设计更加高效和以结果为导向。附部分说明截图