SAA7114初始化 (2008-06-10 14:45:11) 请问各位SAA7114的设计师，我先写整个寄存器，然后0X88的bit5置1，然后置0，然后再置1，IPD和HPD怎么还是没有输出呢？急啊，帮帮忙！！！write_N_byte(0x42,0x00,saa7114_init_data,0xf0); //全部初始化寄存器 write_ONE_byte(0x42,0x88,0xfd); //0X88的bit5置1write_ONE_byte(0x42,0x88,0xdd); //0X88的bit5置0write_ONE_byte(0x42,0x88,0xfd); //0X88的bit5置1SAA7114的参考寄存器设置以下内容只有回复后才可以浏览给你参考：0x4201=0x080x4202=0xc40x4203=0x100x4204=0x900x4205=0x900x4206=0xeb0x4207=0xe00x4208=0xb80x4209=0x420x420a=0x800x420b=0x440x420c=0x420x420d=0x000x420e=0x810x420f=0x2a0x4210=0x000x4211=0x420x4212=0x8f0x4213=0x910x4214=0x040x4215=0x110x4216=0xfe0x4217=0xc00x4218=0x420x4219=0x800x421a=0x000x421b=0x000x421c=0x000x421d=0x000x421e=0x000x421f=0xXX0x4230=0xbc0x4231=0xdf0x4232=0x020x4234=0xcd0x4235=0xcc0x4236=0x3a0x4238=0x030x4239=0x200x423a=0x000x4240=0x000x4241=0x000x4242=0x000x4243=0x000x4244=0x000x4245=0x000x4246=0x000x4247=0x000x4248=0x000x4249=0x000x424a=0x000x424b=0x000x424c=0x000x424d=0x000x424e=0x000x424f=0x000x4250=0x000x4251=0x000x4252=0x000x4253=0x000x4254=0x000x4255=0x000x4256=0x000x4257=0xff0x4258=0x000x4259=0x000x425a=0x070x425b=0x000x425c=0x000x425d=0x000x425e=0x000x425f=0x000x4280=0x100x4281=0x000x4282=0x000x4283=0x000x4284=0x000x4285=0x000x4286=0x450x4287=0x010x4288=0xf00x428f=0xXX0x4290=0x420x4291=0x080x4292=0x100x4293=0x800x4294=0x000x4295=0x000x4296=0xca0x4297=0x020x4298=0x100x4299=0x000x429a=0x2e0x429b=0x010x429c=0xb40x429d=0x000x429e=0x200x429f=0x010x42a0=0x040x42a1=0x000x42a2=0xf20x42a4=0x800x42a5=0x2f0x42a6=0x2f0x42a8=0x000x42a9=0x040x42aa=0x1f0x42ac=0x000x42ad=0x020x42ae=0x000x42b0=0xa00x42b1=0x0e0x42b2=0xa00x42b3=0x0e0x42b4=0x010x42b8=0x100x42b9=0x3a0x42ba=0x2a0x42bb=0x000x42bc=0x100x42bd=0x3a0x42be=0x2a0x42bf=0x000x42c0=0x000x42c1=0x080x42c2=0x100x42c3=0x810x42c4=0x100x42c5=0x000x42c6=0xd00x42c7=0x020x42c8=0x0a0x42c9=0x000x42ca=0x200x42cb=0x010x42cc=0xd00x42cd=0x020x42ce=0x200x42cf=0x010x42d0=0x010x42d1=0x000x42d2=0x000x42d4=0x800x42d5=0x420x42d6=0x420x42d8=0x000x42d9=0x040x42da=0x000x42dc=0x000x42dd=0x020x42de=0x000x42e0=0x000x42e1=0x040x42e2=0x000x42e3=0x040x42e4=0x000x42e8=0x000x42e9=0x000x42ea=0x000x42eb=0x000x42ec=0x000x42ed=0x000x42ee=0x000x42ef=0x00

SAA7111与DM642的接口问题解答 (2008-06-10 12:42:44) SAA7111与DM642的接口问题解答问：请教大家：灰度图像处理中A/D转换部分大家用什么片子？CCD模拟信号出来是CCIR标准的，如果用简单的A/D片子那还要加上分离同步信号的片子，是否有适合灰度图像处理的解码芯片？菲利普的SAA7111好像很常用，但在处理灰度图像时输出的16根线需要怎样配置呢？如果配置成YUV(4:2:2)(16bit)格式的话，是否高8位代表的就是亮度，只需将高8位线的数据作处理就行了呢？数据手册说明是这样：The higher output signals VPO15 to VPO8 in the YUV format perform the digital luminance signal.望大家指教！如果只用8根输出线的解码芯片，那YUV(4:2:2)的格式的亮度信号Y不就不能代表255个灰度级了吗？很迷惑！我现在想用TMS320DM642对数据作处理，应该接在视频端口的哪些线呢？答：当用8根线时,Y和UV是交替的,Y值照样可达255.

PCI总线和DSP芯片的图像处理平台的硬件设计 (2008-06-10 12:41:37) PCI总线和DSP芯片的图像处理平台的硬件设计来源：电子技术应用 作者：杭州浙江大学电气工程学院 孔祥刚 诸 静摘要：介绍了基于PCI专用芯片S5933和DSP芯片TMS320C32图像处理平台的硬件设计。该平台使用专用视频输入处理芯片SAA7113和CPLD实现了高速连续的视频帧采集，满足了后继图像处理的需要。该平台既可以作为视频图像采集使用，也可以进行视频压缩、匹配等图像处理的算法验证，并具有使用灵活的特点。 关键词：数字信号处理芯片 视频采集 图像处理随着计算机、多媒体和数据通信技术的高速发展，数字图像技术近年来得到了极大的重视和长足的发展，并在科学研究、工业生产、医疗卫生、教育、娱乐、管理和通信等方面取得了广泛的应用。同时，人们对计算机视频应用的要求也越来越高，从而使得高速、便捷、智能化的高性能数字图像处理设备成为未来视频设备的发展方向，这必然要求产生相适应的新理论、新方法和新算法。为了在利用这些新技术的过程中检验其可行性，研制了基于ＰＣＩ总线和ＤＳＰ芯片的图像处理平台，该图像处理平台是利用ＰＨＩＬＩＰＳ公司的视频输入处理器ＳＡＡ７１１３、ＴＩ公司的ＴＭＳ３２０Ｃ３２高速浮点ＤＳＰ和ＡＭＣＣ公司的Ｓ５９３３ ＰＣＩ总线接口芯片搭建的。利用高速的ＰＣＩ总线和功能强大的ＤＳＰ芯片，可以进行视频压缩、图像检测、视觉定位等算法研究。１ 系统功能概述根据实际应用需要，该系统的主要功能有：（１）可以在不同输入制式ＰＡＬ和ＮＴＳＣ之间进行自动切换和处理。（２）能利用采集到的ＹＵＶ图像信号数据进行压缩算法的验证，或转换成灰度图像数据、ＲＧＢ格式图像数据等进行检测、定位等算法的检验。（３）能将处理后的数据通过ＰＣＩ接口交给上层系统（ＰＣ机）保存或进行进一步验证处理。（４）系统具有软件修改、升级功能和灵活性，便于算法的改进验证。系统的设计难点主要是如何实现系统数据的高速传输。图像数据由专用集成视频解码器ＳＡＡ７１１３采集，经Ａ／Ｄ转换处理后传输到ＤＳＰ；再经ＤＳＰ处理后通过ＰＣＩ接口传输到ＰＣ机。如何实现ＳＡＡ７１１３与ＤＳＰ之间和ＤＳＰ与Ｓ５９３３之间的高效率数据通信是解决这个问题的关键。通过分析研究，在ＳＡＡ７１１３与ＤＳＰ之间采用ＣＰＬＤ控制的两帧轮换方式，实现图像的隔行信号变逐行信号以及采集和处理的同步进行；在ＤＳＰ与Ｓ５９３３之间采用ＤＭＡ传输方式，实现数据流在系统中的高速传输，以满足图像处理要求。２ 系统的硬件设计整个系统由视频解码器、ＤＳＰ和ＰＣＩ总线专用芯片组成。系统框图如图１所示。ＤＳＰ芯片采用ＴＭＳ３２０Ｃ３２，该芯片是在ＴＭＳ３２０Ｃ３０的基础上简化而来的，含有ＴＭＳ３２０Ｃ３０ ＣＰＵ核心。它增加了一些常用的功能部件，使程序引导功能、串行接口传输和存储器均可支持８、１６、３２位的数据。它可产生边沿中断和电平中断，可由用户编程设定中断向量表的地址，具有空等待和低功耗两种电源管理方式。它具有两个ＤＭＡ通道，功能强大的外部存储器接口既可以满足视频解码接口８位数据的要求，也可以实现ＰＣＩ接口３２位数据的的高速数据传输。ＴＭＳ３２０Ｃ３２灵活的程序加载可以实现在系统编程。ＰＣＩ总线专用接口芯片采用Ｓ５９３３，它是一种功能强且使用灵活的ＰＣＩ总线控制器专用芯片，该芯片符合ＰＣＩ局部总线规范２．１版本，既可作为ＰＣＩ总线目标设备，实现基本的传送要求；也可作为ＰＣＩ总线主控设备，访问其它ＰＣＩ总线设备。Ｓ５９３３的峰值传送速率为１３２Ｍｂｐｓ(３２位ＰＣＩ数据线)。Ｓ５９３３提供了３个物理总线接口：ＰＣＩ总线接口、外加总线接口（ＡＤＤ－ＯＮ ＢＵＳ）；可选的ＮＶ存储器接口。用户可根据需要设计Ｓ５９３３与外加总线接口相连接的逻辑电路和配置空间的初始化，而不必考虑ＰＣＩ总线规范众多的协议，从而将复杂的ＰＣＩ总线接口关系转化为简单的８／１６／３２位外加总线（ＡＤＤ－ＯＮ ＢＵＳ）接口关系。Ｓ５９３３芯片功能框图如图２所示。 ＰＣＩ总线与外加总线之间的数据传输可以通过内部先入先出存储器（ＦＩＦＯ）、邮箱寄存器（Ｍａｉｌｂｏｘ）和数据直传通道（Ｐａｓｓ－Ｔｈｒｕ）三种通道进行。各通道都包括两组寄存器以分别完成ＰＣＩ总线和ＡＤＤ－ＯＮ总线接口双向数据传输，为使用者提供较为宽松而灵活的设计空间。可编程视频解码芯片采用ＳＡＡ７１１３；该芯片是可编程视频处理芯片，采用ＣＭＯＳ工艺。通过简单的Ｉ２Ｃ总线可以对其实现编程控制；内部包含两路模拟处理通道，能实现视频源的选择、抗混叠（去假频）滤波、模／数变换、自动嵌位、自动增益控制、时钟产生、多制式（ＰＡＬ ＢＧＨＩ、ＰＡＬ Ｍ、ＰＡＬ Ｎ、ＮＴＳＣ Ｍ和ＮＴＳＣ Ｎ）解码及亮度、对比度和饱和度控制。本系统采用软件模拟Ｉ２Ｃ总线的控制方式，通过ＤＳＰ的多功能口实现ＤＳＰ对ＳＡＡ７１１３的初始化等控制；根据ＳＡＡ７１１３输出的同步脉冲，通过使用可编程器件ＣＰＬＤ，产生图像帧存储器的地址信号、读写信号以及帧切换等控制信号，实现ＳＡＡ７１１３和ＤＳＰ之间的高速数据通讯。３ ＤＳＰ与ＳＡＡ７１１３之间的无缝连接ＳＡＡ７１１３输出的是隔行视频信号，一帧图像需要传送两次，分别记为奇场图像和偶场图像；视频处理的对象是逐行排列的图像信号，因此必须等待一帧图像（连续的奇、偶两场信号）采集完后，合成到一个图像帧中才能进行后续处理。利用ＳＡＡ７１１３的同步信号，使用可编程逻辑器件ＣＰＬＤ构建控制器，可将图像数据写入帧存储器，解决图像帧合成问题。为了向前端处理器（ＤＳＰ）提供连续的图像信号，采用两个图像帧存储器Ａ和Ｂ交替存储的方式，来暂存采集到的图像数据和需要处理的图像数据，可实现图像的实时连续采集处理。ＤＳＰ与ＳＡＡ７１１３之间的硬件接口如图３所示，整个接口的控制逻辑，包括两个子模块：帧图像写入控制器和乒乓开关，由一块ＣＰＬＤ来完成。ＣＰＬＤ芯片采用ＡＬＴＥＲＡ公司的ＥＰＭ９３２０ＲＣ２０８。两组帧存储器Ａ和Ｂ采用ＣＹＰＲＥＳＳ公司生产的两块ＣＹ７Ｃ１０４９芯片，容量为５１２Ｋ×８ｂｉｔ，存取时间不超过１５ｎｓ，能满足图像实时采集要求。 ＳＡＡ７１１３由数字视频输出口ＶＰＯ７：０，输出视频数据。系统设置ＳＡＡ７１１３的输出数据为标准的ＩＴＵ ６５６ ４：２：２ ＹＵＶ格式，每一个象素的数据由两个连续的字节表示。为了方便地存储处理图像，系统仅取一帧图像中间的５１２×５１２个象素作为一帧，即所取图像帧为连续奇偶两场图像的中央５１２行，且每行取中间的５１２个象素的图像块。利用ＳＡＡ７１１３的同步信号，帧图像写入控制器模块产生帧存储器的地址信号、写信号以及帧切换信号之一（ＲＤＹ１）。ＳＡＡ７１１３输出的同步信号包括ＬＬＣ、ＲＴＳ０、ＲＴＳ１。ＬＬＣ是行锁定系统时钟输出，为象素时钟频率的两倍，即２７ＭＨｚ，用来同步数据采集，使得一个ＬＬＣ周期输出一个字节的图像数据。在图像数据有效时，其上升沿反相后作为帧存储器的ＷＥ＃信号。ＲＴＳ０、ＲＴＳ１的功能是通过编程设置ＳＡＡ７１１３功能寄存器确定的。ＲＴＳ０被设置为水平输出参考信号（行有效信号），ＲＴＳ０高电平时表示采集一行有效象素，低电平时表示场消隐信号?熏在ＲＴＳＯ上升沿后，帧图像写入控制器控制采集一行中间的５１２个象素数据，将其余的象素数据丢弃。ＲＴＳ１被设置为垂直输出参考信号和奇偶场信号，ＲＴＳ１高电平时表示采集奇场图像所需要的有效数据，在ＲＴＳ１上升沿时，开始采集奇场图像数据，同时它也被用来作为帧图像开始的信号；ＲＴＳ１低电平时表示采集偶场中所需要的图像数据，在ＲＴＳ１下降沿时，开始采集偶场图像数据。在ＲＴＳ１上升沿时，帧图像写入控制器控制采集２５６行象素数据作为奇场图像；在ＲＴＳ１下降沿时，顺次采集下面的２５６行象素数据作为偶场图像，其余的图像行数据丢弃。使用５１２Ｋ×８ｂｉｔ的静态存储器（ＳＲＡＭ），恰好可以存放一帧５１２×５１２×２×８ｂｉｔ的图像。在合成一帧图像时，对应的奇场图像的第ｎ个象素和偶场图像的第ｎ个象素在存储器内位置相差５１２×２×８ｂｉｔ，帧图像写入控制器通过把ＲＴＳ１（奇偶场有效）信号作为写入图像数据的帧存储器地址信号中的Ａ１，把场中有效行的计数输出信号作为帧存储器地址信号中的Ａ１[１８:１２],把行中有效象素的计数输出信号作为帧存储器地址信号中的Ａ１[１０:０],从而实现隔行信号变逐行信号存储在一图像帧存储器中。图４为图像采集同步信号时序图。当采集完一帧图像数据时，帧图像写入控制器产生ＲＤＹ１信号，通知乒乓开关。在ＣＰＬＤ内部构造一个乒乓开关控制模块，自动完成帧间读写两个通道接口的切换。其中帧图像写入控制器产生的写图像帧的地址信号Ａ１[１８:０]、写控制信号ＷＲ＃和ＳＡＡ７１１３的ＶＰＯ[７:０]组成了图像帧写通道的始端接口；ＤＳＰ读图像帧的地址线信号Ａ２[１８:０]、读控制信号Ｒ／Ｗ＃和数据线的低８位信号ＤＩ[７:０]组成了图像帧读通道的终端接口；ＲＤＹ１、ＲＤＹ２(ＦＸ０)作为帧切换就绪信号触发通道的切换。开始采集图像数据时，帧切换就绪信号ＲＤＹ１、ＲＤＹ２同时为假，图像帧写通道的始端接口信号与图像帧Ａ的接口信号ＲＤ、ＷＥ＃、Ａ[１８:０]和Ｄ[７:０]连接；ＳＡＡ７１１３的当前帧图像数据写入帧存储器Ａ；同时，图像帧读通道的终端接口与图像帧Ｂ的接口信号连接，ＤＳＰ从帧Ｂ中取出前一帧图像数据进行处理；当前帧的图像数据采集完时，帧图像写入控制器停止采集数据，置ＲＤＹ１为真；同理，当ＤＳＰ在处理完前一帧图像时，设置引脚ＦＸＯ置ＲＤＹ２为真。乒乓开关模块在检测到ＲＤＹ１、ＲＤＹ２同时为真时，切换通道的接口，此时图像帧写通道的始端接口与图像帧Ｂ的接口连接；ＳＡＡ７１１３的当前帧图像数据写入帧存储器Ｂ；图像帧读通道的终端接口与图像帧存储器Ａ的接口信号连接，ＤＳＰ从帧存储器Ａ中取出前一帧图像数据进行处理。这样两帧轮换进行，实现了图像的实时连续处理。在ＤＳＰ和ＳＡＡ７１１３之间所有控制信号的接口逻辑和时序转换都由ＣＰＬＤ来完成,增加了可靠性，简化了ＰＣＢ的版面，并且可以编程修改，提高了使用的灵活性。４ Ｓ５９３３与ＤＳＰ之间的接口设计Ｓ５９３３的三种数据传输方式有不同的特点，应用于不同的场合。Ｓ５９３３信箱方式不支持猝发(Ｂｕｒｓｔ)传输，由８个３２位信箱寄存器组成，可从两个方向进行访问。它们平均分为两类，分别用于ＰＣＩ接口和ＡＤＤ－ＯＮ接口之间的双向信息传输。主机和扩展逻辑都可以通过查询或中断方式获悉任一信箱寄存器的任一字节的空满状态，并通过相应地址访问该字节。Ｓ５９３３的信箱寄存器映射在ＤＳＰ的Ｉ／Ｏ空间中，从而可以实现ＤＳＰ对信箱的直接操作，数据速率较低，故系统中只使用这种方式传输命令和状态信息，例如ＰＣ机通知ＤＳＰ设备关闭；ＤＳＰ通知上层已经传送完数据（处理完的数据的大小不是固定的）等。Ｓ５９３３的ＦＩＦＯ方式主要由两个接口共用的两个３２×８比特的ＦＩＦＯ、读或写地址寄存器以及读或写计数器组成。两个ＦＩＦＯ分别作为ＰＣＩ和ＡＤＤ－ＯＮ接口之间的双向缓冲区。Ｓ５９３３提供了快捷方式：一组专门用于ＦＩＦＯ方式传输的控制及状态信号，包括ＦＩＦＯ寄存器的直接读、写以及状态信号等，用以提高数据传输速度，但此信号组只能工作在Ｓ５９３３为主控设备的情况下。Ｓ５９３３作为目标设备时，内部ＦＩＦＯ只是作为一般的寄存器，ＰＣＩ总线如同访问信箱寄存器那样访问它们，操作比较直观，但不支持猝发传输，极大地限制了传输速度；Ｓ５９３３作为主控设备时，ＦＩＦＯ方式可进行ＤＭＡ方式的猝发传输，Ｓ５９３３可以通过ＦＩＦＯ接口启动ＤＭＡ传输周期，传输过程不需要ＣＰＵ的干预，传输的速率与外部设备的数据传输速率有关，可以得到很高的数据传输速率。Ｓ５９３３的ＤＭＡ数据传输启动方式有两种：ＰＣＩ总线接口启动和ＡＤＤ－ＯＮ总线接口启动。启动方式决定于由哪个接口设置读或写地址寄存器以及读或写计数器：ＰＣＩ总线接口启动方式是由ＰＣＩ总线主设备（一般是ＰＣ机的客户程序）设置ＤＭＡ相关寄存器发起ＤＭＡ传输的；ＡＤＤ－ＯＮ总线接口启动方式是由外部逻辑电路（一般是外部插卡上的ＣＰＵ）设置ＤＭＡ相关寄存器发起ＤＭＡ传输的。Ｓ５９３３的ＰＡＳＳ－ＴＨＲＵ方式使主机以内存映射方式访问ＡＤＤ－ＯＮ接口的存储空间，只能工作在Ｓ５９３３是目标设备的情况下，且外部接口需要逻辑电路的支持，故不常用。本系统是图像处理的一个实验平台，既要求数据传输率高，又要求有一定的升级功能和灵活性。因此，系统采用ＦＩＦＯ数据传输方式。当采集的图像数据量大且要求传输速度高时，可以采用ＦＩＦＯ方式中的ＰＣＩ总线接口启动ＤＭＡ方式，使用ＤＭＡ传输；有一些应用场合，要传送的数据个数不明确，例如图像压缩后的数据量是不一定的，可以使用外加总线接口启动ＤＭＡ的传输方式传送压缩图像，而用信箱方式传送命令和图像状态信息。在这种方式下，Ｓ５９３３的外加总线操作寄存器全部映射在ＴＭＳ３２０Ｃ３２ ＤＳＰ的选通控制信号ＩＯＳＴＲＢ＃控制的空间中，使ＤＳＰ对ＰＣＩ接口传输的数据的控制十分简单，就象操作自身的外围接口一样。Ｓ５９３３与ＤＳＰ之间的硬件接口的具体连接方式如图５所示。 Ｓ５９３３和ＤＳＰ之间的硬件连接,就是利用ＤＳＰ的读写信号Ｒ／Ｗ＃、地址选通控制信号ＩＯＳＴＲＢ＃、外部设备就绪信号ＲＤＹ＃和部分地址信号以及Ｓ５９３３的ＦＩＦＯ状态信号ＷＲＦＵＬＬ进行简单的时序和逻辑组合，生成对Ｓ５９３３的外加总线接口的读写控制信号：ＷＲ＃、ＲＤ＃、ＳＥＬＥＣＴ＃、ＡＤＲ[６:２]、ＢＥ[３:０]、ＷＲＦＩＦＯ＃。Ｓ５９３３的数据总线与ＤＳＰ的数据总线相连接，数据线宽度为３２位，以便提供尽可能高的传输速率。本文采用ＰＣＩ接口芯片Ｓ５９３３、ＤＳＰ芯片ＴＭＳ３２０Ｃ３２和视频输入处理芯片ＳＡＡ７１１３设计实现的视频图像处理实验平台系统可以实现图像的高速连续采集，进行图像压缩、图像处理等算法的验证，达到了系统设计的目标。本系统具有使用灵活、升级方便等特点。考虑到ＤＳＰ芯片的内部ＲＡＭ有限，程序不能完全在片内运行，在进行一些复杂的图像处理运算时，速度会受到限制，故本系统仅适用于静态图像的处理算法研究。 分享：

I2C总线以及初始化 (2008-06-10 12:40:04) 随着大规模集成电路技术的发展，把CPU和一个单独工作系统所必需的ROM、RAM、I/O端口、A/D、D/A等外围电路集成在一个单片内而制成的单片机或微控制器愈来愈方便。目前，世界上许多公司生产单片机，品种很多。其中包括各种字长的CPU，各种容量的ROM、RAM以及功能各异的I/O接口电路等等，但是，单片机的品种规格仍然有限，所以只能选用某种单片机来进行扩展。扩展的方法有两种：一种是并行总线，另一种是串行总线。由于串行总线的连线少，结构简单，往往不用专门的母板和插座而直接用导线连接各个设备。因此，采用串行线可大大简化系统的硬件设计。PHILIPS公司早在十几年前就推出了I2C串行总线，利用该总线可实现多主机系统所需的裁决和高低速设备同步等功能。因此，这是一种高性能的串行总线。 1 I2C总线的硬件结构 I2C串行总线一般有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。所有接到I2C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上。典型的I2C总线结构如图1所示。 为了避免总线信号的混乱，要求各设备连接到总线的输出端时必须是开漏输出或集电极开路输出。设备与总线的接口电路如图2所示。设备上的串行数据线SDA接口电路应该是双向的，输出电路用于向总线上发送数据，输入电路用于接收总线上的数据。而串行时钟线也应是双向的，作为控制总线数据传送的主机，一方面要通过SCL输出电路发送时钟信号，另一方面还要检测总线上的SCL电平，以决定什么时候发送下一个时钟脉冲电平；作为接受主机命令的从机，要按总线上的SCL信号发出或接收SDA上的信号，也可以向SCL线发出低电平信号以延长总线时钟信号周期。总线空闲时，因各设备都是开漏输出，上拉电阻Rp使SDA和SCL线都保持高电平。任一设备输出的低电平都将使相应的总线信号线变低，也就是说：各设备的SDA是“与”关系，SCL也是“与”关系。 总线对设备接口电路的制造工艺和电平都没有特殊的要求（NMOS、CMOS都可以兼容）。在I2C总线上的数据传送率可高达每秒十万位，高速方式时在每秒四十万位以上。另外，总线上允许连接的设备数以其电容量不超过400pF为限。 总线的运行（数据传输）由主机控制。所谓主机是指启动数据的传送（发出启动信号）、发出时钟信号以及传送结束时发出停止信号的设备，通常主机都是微处理器。被主机寻访的设备称为从机。为了进行通讯，每个接到I2C总线的设备都有一个唯一的地址，以便于主机寻访。主机和从机的数据传送，可以由主机发送数据到从机，也可以由从机发到主机。凡是发送数据到总线的设备称为发送器，从总线上接收数据的设备被称为接受器。 I2C总线上允许连接多个微处理器以及各种外围设备，如存储器、LED及LCD驱动器、A/D及D/A转换器等。为了保证数据可靠地传送，任一时刻总线只能由某一台主机控制，各微处理器应该在总线空闲时发送启动数据，为了妥善解决多台微处理器同时发送启动数据的传送（总线控制权）冲突，以及决定由哪一台微处理器控制总线的问题，I2C总线允许连接不同传送速率的设备。多台设备之间时钟信号的同步过程称为同步化。 2 I2C数据传输 在I2C总线传输过程中，将两种特定的情况定义为开始和停止条件（见图3）：当SCL保持“高”时，SDA由“高”变为“低”为开始条件；当SCL保持“高”且SDA由“低”变为“高”时为停止条件。开始和停止条件均由主控制器产生。使用硬件接口可以很容易地检测到开始和停止条件，没有这种接口的微机必须以每时钟周期至少两次对SDA取样，以检测这种变化。 SDA线上的数据在时钟“高”期间必须是稳定的，只有当SCL线上的时钟信号为低时，数据线上的“高”或“低”状态才可以改变。输出到SDA线上的每个字节必须是8位，每次传输的字节不受限制，但每个字节必须要有一个应答ACK。如果一接收器件在完成其他功能（如一内部中断）前不能接收另一数据的完整字节时，它可以保持时钟线SCL为低，以促使发送器进入等待状态；当接收器准备好接受数据的其它字节并释放时钟SCL后，数据传输继续进行。I2C数据总线传送时序如图4所示。 数据传送具有应答是必须的。与应答对应的时钟脉冲由主控制器产生，发送器在应答期间必须下拉SDA线。当寻址的被控器件不能应答时，数据保持为高并使主控器产生停止条件而终止传输。在传输的过程中，在用到主控接收器的情况下，主控接收器必须发出一数据结束信号给被控发送器，从而使被控发送器释放数据线，以允许主控器产生停止条件。合法的数据传输格式如下：I2C总线在开始条件后的首字节决定哪个被控器将被主控器选择，例外的是“通用访问”地址，它可以在所有期间寻址。当主控器输出一地址时，系统中的每一器件都将开始条件后的前7位地址和自己的地址进行比较。如果相同，该器件即认为自己被主控器寻址，而作为被控接收器或被控发送器则取决于R/W位。 3 I2C总线的应用 I2C总线是各种总线中使用信号线最少，并具有自动寻址、多主机时钟同步和仲裁等功能的总线。因此，使用I2C总线设计计算机系统十分方便灵活，体积也小，因而在各类实际应用中得到广泛应用。下面举二个应用示例。 3.1 伺服控制系统用I2C扩展LCD显示器 图5是一个伺服系统的结构图。它用8XC752单片机的PWM输出经放大后来驱动电机，电机的转速由测速机测取并直接送到8XC752片内的A/D电路。处理后的有关信息经I2C总线送到LCD驱动芯片PCF8577以驱动64段LCD显示板。 3.2 通用I/O端口作为I2C总线接口 目前，51、96系列的单片机应用很广，但是由于它们都没有I2C总线接口，从而限制了在这些系统中使用具有I2C总线接口的器件。通过对I2C总线时序的分析，可以用51单片机的两根I/O线来实现I2C总线的功能。接I2C总线规定：SCL线和SDA线是各设备对应输出状态相“与”的结果，任一设备都可以用输出低电平的方法来延长SCL的低电平时间，以迫使高速设备进入等待状态，从而实现不同速度设备间的时钟同步。因此，即使时钟脉冲的高、低电平时间长短不一，也能实现数据的可靠传送，可以用软件控制I/O口做I2C接口。下面就是用GMS97C2051的通用I/O口来作为I2C总线接口，并由软件控制实现数据传送的例子，图6为其连线图。 在单主控器的系统中，时钟线仅由主控器驱动，因此可以用51系列的一根I/O线作为SCL的信号线，将其设备为输出方式，并由软件控制来产生串行时钟信号。在实际系统中使用了P1.3。另一根I/O线P1.2作为I2C总线的串行数据线，可在软件控制下在时钟的低电平期间读取或输出数据。系统传输数据的过程如下：先由单片机发出一个启始数据信号，接着送出要访问器件的7位地址数据，并等待被控器件的应答信号。当收以应答信号后，根据访问要求进行相应的操作。如果是读入数据，则数据线可一直设为输入方式，中间不需要改变SDA线的工作方式，每读入一个字节均应依次检测应答信号；如果是输出数据，则首先将SDA设置为输出方式，当发送完一个字节后，需要改变SDA线为输入方式，此时读入被控器件的应答信号就完成了一个字节的传送。当所有数据传输完毕后，应向SDA发出一个停止信号，以结束该次数据传输。 下面给出51系列用汇编语言实现启始、停止、读、写、应答的程序，读者也可以根据I2C总线时序在96系列或其它单片机上实现I2C总线接口。 a.启动位程序 ACK：CLR P1.3 NOP NOP SETB P1.2 NOP NOP NOP CPL P1.3 ；P1.3=1 NOP NOP NOP DENGDAI：JB P1.2，DENGDAI RET b.读数据程序 读字节可以在当前地址读（CURRENT READ），也可以随机读（RANDOM READ），读出数据的最后一个字节后不用加应答信号。 READ：PUSH 0EH CLR P1.4 LCALL BSTART ；START MOV A，#0A0H ；SEND THE CNOTROL BYTE LCALL SENDBYTE LCALL ACK MOV A，R1 ；SEND THE ADDRESS LCALL SENDBYTE LCALL ACK LCALL BSTART ；START MOV A，#0A1H ；SEND THE CNOTROL BYTE LCALL SENDBYTE LCALL ACK LCALL READBYTE LCALL BSTOP POP 0EH RET 送字节程序： SENDBYTE：PUSH 0EH PUSH 00H MOV R0,#08H LOOP1:CLR P1.3 NOP NOP RLC A MOV P1.2,C CPL P1.3 ;P1.3=1 NOP NOP DJNZ R0,LOOP1 POP 00H POP 0EH RET 读字节子程序： READBYTE：PUSH 0EH PUSH 00H MOV R0，#08H；READ THE CONTENT CLR A LOOP4：CLR P1.3 NOP NOP NOP SETB P1.3 ；P1.3=1 MOV C,P1.2 RLC A DJNZ R0,LOOP4 MOV R2,A POP 00H POP 0EH RET c.写数据程序： WRITE：PUSH 0EH CLR P1.4 LCALL BSTART MOV A，#0A0H CLALL SENDBYTE ；SEND THE CONTROL BYTE LCALL ACK MOV A，R1 ；SEND THE ADDRESS LCALL SENDBYTE LCALL ACK MOV A，R2 ；WRITE THE CONTENT LCALL SENDBYTE LCALL ACK LCALL BSTOP POP 0EH RET 连续写的两个字节之间最好是有10ms的延时。当然，也可以进行页写（PAGE WRITE），即一次性连续写8个字节，但采用页写方式时每个字节后要有一个应答信号。 d.停止位程序： BSTOP：CLR P1.3 NOP NOP CLR P1.2 NOP NOP NOP SETB P1.3 NOP NOP NOP SETB P1.2 RET

AV端子 (2008-06-10 12:37:32) 标准视频输入（RCA）接口：也称AV 接口，通常都是成对的白色的音频接口和黄色的视频接口，它通常采用RCA(俗称莲花头)进行连接，使用时只需要将带莲花头的标准AV 线缆与相应接口连接起来即可。AV接口实现了音频和视频的分离传输，这就避免了因为音/视频混合干扰而导致的图像质量下降，但由于AV 接口传输的仍然是一种亮度/色度(Y/C)混合的视频信号，仍然需要显示设备对其进行亮/ 色分离和色度解码才能成像，这种先混合再分离的过程必然会造成色彩信号的损失，色度信号和亮度信号也会有很大的机会相互干扰从而影响最终输出的图像质量。AV还具有一定生命力，但由于它本身Y/C混合这一不可克服的缺点因此无法在一些追求视觉极限的场合中使用。AV端子（又称复合端子）原文为Composite video connector，是家用影音电器用来传送类比视讯如NTSC、PAL、SECAM）的常见端子。AV端子通常是黄色的RCA端子，另外配合两条红色与白色的RCA端子传送音讯。欧洲的电视机通常以SCART端子取代RCA端子，不过SCART的设计上可以载送画质比YUV更好的RGB讯号，故也被用来连接显示器、电视游乐器或DVD播放机。在专业应用当中，也有使用BNC端子以求获得更佳讯号品质。 在AV端子中传送的是类比电视讯号的三个来源要素：Y、U、V，以及作为同步化基准的脉冲信号。Y代表影像的亮度(luminance，又称brightness)，并且包含了同步脉冲，只要有Y信号存在就可以看到黑白的电视影像（事实上，这是彩色电视与早期黑白电视相容的方法）。U信号与V信号之间承载了颜色的资料，U和V先被混合成一个信号中的两组正交相位（此混合后的信号称为彩度(chrominance)），再与Y信号作加总。因为Y是基频信号而UV是与载波混合在一起，所以这个加总的动作等同于分频多工。 典型的复合视讯AV端子所传送的复合视讯可以借由简单地调变其载波来将其导引至任何一个电视机的频道。早期大多数的家用视讯装置都是使用复合视讯。例如镭射影碟就是完整的将复合视讯数位化，VHS录像带则是记录稍微修改过的复合视讯。这些播放装置大多数可以选择是直接输出其记录的讯号，或者调变至特定的电视频道以供没有AV端子专属频道的早期电视机收看。在1980年代早期，当时的个人电脑与电视游乐器通常也输出复合视讯，使用者必须使用一台RF调变器来将其载波导向至电视的特定频道，在北美常为第3或第4频道(66~72Mhz)，欧洲为36频道，日本日规第1或第2频道(90~102MHz)；台湾则因当时仅开放1~7CH（即美规VHF 7~13CH，但7~12CH被台视、中视、华视使用中），故仅剩第13频道(210~216MHz)可用。RF调变器通常为外接盒形式，以免其电波影响电视机的运作。不过，将复合讯号进行调变再让电视解调的结果，是引入更多的噪声，使得画质失真。所以1980年代后期，电视机开始提供直接的AV输入端口，并且将其与天线或有线电视所传送的RF信号分开处理，使得RF调变器慢慢消失。 虽然RF调变所造成的失真已经不再普遍，复合信号本身将YUV信号混合在一起的设计本身就造成了画质上的减损；因为，加总之后的信号在数学上即无法完全分离回原来的样子，造成本来应该是亮度的信号被解释为彩度，反之亦然。表现在画面上就是物件边缘渗色、彩虹化，或亮度不稳定。电视机制造厂商一方面改善影像处理电路（如三次元Y-C分离回路）来极力降低此等影响，另一方面也提出了S端子与色差端子来根本解决以上问题。 液晶电视上AV端子的作用是实现音频和视频的分离传输，避免在信号传输中，因音／视频混合形成干扰而导致图像质量下降。 在液晶电视机的AV端子中，通常将音频接口做成白色，而将视频接口做成黄色，采用RCA(俗称莲花头)进行连接，使用时，只需将带莲花头的标准AV线缆与相应的接口连接起来即可。 但由于AV端子传输的信号是一种亮度／色度(Y／C)混合的视频信号，仍然需要显示设备对其进行亮／色分离和色度解码处理才能成像，在混合和分离过程中难以避免造成色度信号与亮度信号相互地干扰引起色彩信号损失而影响图像的质量。所以AV端子不适合在视觉性能要求很高的场合使用。