异质结 此博文包含图片 (2008-06-19 15:30:31) 1 异质结【heterojunction】【】 两种不同的半导体相接触所形成的界面区域。按照两种材料的导电类型不同，异质结可分为同型异质结（P-p结或N-n结）和异型异质(P-n或p-N)结，多层异质结称为异质结构。通常形成异质结的条件是：两种半导体有相似的晶体结构、相近的原子间距和热膨胀系数。利用界面合金、外延生长、真空淀积等技术，都可以制造异质结。异质结常具有两种半导体各自的PN结都不能达到的优良的光电特性，使它适宜于制作超高速开关器件、太阳能电池以及半导体激光器等。 2 同质结就是同一种半导体形成的结，包括pn结，pp结，nn结。 异质结就是不同半导体形成的结，包括pn结，np结，pp结，nn结。 还有相关问题可以给我发消息。3 一种半导体材料生长在另一种半导体材料上所形成的接触过渡区称谓异质结，依照二种材料的导电类型分为同型异质结(Pp或Nn)或异型（Pn或Np）异质结，多层异质结则称为异质结构。 　1949年W.肖克莱发明晶体管时就曾设想过利用异质结宽带隙发射极单向注入的特点提高发射极的注入比，从而企望获得更大的晶体管电流放大系数，但大量的实验研究工作则开始于60年代初期外延生长技术发展之后。 　至少有三十种以上的异质结对材料被研究过，按其二种材料点阵常数 file:///C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/ksohtml/wps_clip_image1.jpg悬挂键密度作为大致区分这二种类型异质结的界限。 　目前三元系、四元系固溶体材料外延生长技术的发展已使得从实验上可得到接近理想匹配的异质结。 　由于二种异质材料具有不同的物理化学参数（例如电子亲和势、带结构、介电常数和点阵常数等），因而导致在接触界面处产生了各种物理化学属性的失配，使异质结具有许多不同于同质PN结的新特性。例如，在光学方面异质结具有窗口效应、波导效应，在电学方面则有单向注入效应和对注入载流子的空间局域限制效应等，因此近20年来对异质结材料和器件的研究工作非常活跃，尤以file:///C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/ksohtml/wps_clip_image3.jpg)秒量级，可与目前超导约瑟夫森结器件（见约瑟夫森效应）相媲美。另一活跃的异质结研究课题即量子尺寸超薄层异质结构激光器，人们称为量子阱激光器，它有很多新特点，例如谱线很窄，温度系数很小，可调谐等。总之它是一种新颖的量子效应功能器件。4 异质结　　一种半导体材料生长在另一种半导体材料上所形成的接触过渡区。依照两种材料的导电类型分同型异质结（P-p结或N-n结）和异型异质(P-n或p-N)结。多层异质结称为异质结构。 　　W.B.肖克莱发明晶体管时就曾设想利用异质结宽带隙发射极单向注入的特点来提高发射极的注入比，从而获得晶体管更大的电流放大系数。但直到60年代初期外延生长技术发展之后，实验研究才广泛开展起来。 　　到80年代，人们研究的异质结对材料已超过30种。按照两种材料晶格常数的失配程度，异质结可分为两类，即匹配型异质结和失配型异质结,前者以GaAs/Ge为代表，后者以Ge/Si为代表,其失配度墹ɑ/ɑ0（ɑ0为母体材料晶格常数，墹ɑ为外延异质材料晶格常数与母体材料晶格常数差值）分别为0.08％和4.1％,相应的失配悬挂键密度为1×1012/厘米2及1×1014/厘米2,通常以1×1013/厘米2悬挂键密度作为大致区分这两种类型异质结的界限。 　　利用现代三元系、四元系固溶体材料外延生长技术可得到接近理想匹配的异质结。 　　由于两种异质材料具有不同的物理化学参数（如电子亲和势、 带结构、介电常数、晶格常数等）, 接触界面处产生各种物理化学属性的失配，使异质结具有许多不同于同质PN结的新特性。例如，在光学上有窗口效应、波导效应，在电学上有单向注入效应和对注入载流子的空间定域限制效应等。因此60年代以来人们十分重视对异质结材料和器件的研究，尤以Ⅲ－Ⅴ族材料异质结光电子器件为最，其代表性成就为室温下连续波工作寿命达百万小时的AlGaAs／GaAs双异质结激光器(DHLD)的问世，促使大容量光纤通信的研究进入工程实用阶段。另一成就是对调制掺杂场效应晶体管的研究,它采用(AlGaAs)file:///C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/ksohtml/wps_clip_image4.png提供，这就解决了高传输速率和低内阻抗的矛盾，使器件响应速度达到13～17皮秒，可与超导约瑟逊器件相媲美。异质结的另一个研究课题是量子尺寸超薄层异质结构激光器，即量子阱激光器。它有很多新特点，例如谱线窄，温度系数小，可调谐等。这是一种新颖的量子效应功能器件。

什么是ISP在系统可编程技术 (2008-06-19 15:29:03) 什么是ISP技术 Lattice是ISP（在线可编程）技术的发明者(据说Lattice公司最早是由华人创办的），ISP技术极大的促进了PLD产品的发展。 在系统编程ISP ISP（In-System Programming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码， 而不需要从电路板上取下器件，已经编程的器件也可以用ISP方式擦除或再编程。ISP技术是未来发展方向。 ISP的工作原理 ISP 的实现相对要简单一些，一般通用做法是内部的存储器可以由上位机的软件通过串口来进行改写。对于单片机来讲可以通过SPI或其它的串行接口接收上位机传来的数据并写入存储器中。所以即使我们将芯片焊接在电路板上，只要留出和上位机接口的这个串口，就可以实现芯片内部存储器的改写，而无须再取下芯片。 ISP的优点 ISP技术的优势是不需要编程器就可以进行单片机的实验和开发，单片机芯片可以直接焊接到电路板上，调试结束即成成品，免去了调试时由于频繁地插入取出芯片对芯片和电路板带来的不便。 产品分析 目前市场上不少的单片机具有ISP功能。 ATMEL公司的单片机AT89SXXXX系列，提供了一个SPI串行接口对内部程序存储器编程（ISP）。 ATMEL公司的单片机AVR系列，提供了一个SPI串行接口对内部程序存储器编程（ISP）。 PHILIPS 公司的P89C51RX2xx系列是带ISP/IAP的8位Flash单片机。PHILIPS公司为了使ISP技术和IAP技术得以推广，在芯片上免费提供了Boot ROM固件，并且巧妙地解决了固件和FLASH的地址覆盖问题及一些具体实现细节问题，使它们的实现变得简单。 ST公司的μPSD32××系列单片机片内带128KB/256KB的FLASH存储器及32KB Boot ROM,通过JTAG串行口能很容易地实现ISP功能。 另外很多家公司的单片机都具备ISP功能，ISP在单片机领域的应用成为了必然的趋势。 此外在外围器件中ST公司的PSD系列产品片内带大容量存储器，支持ISP及IAP功能。

什么是载流子迁移率及迁移率影响芯片的那些性能 (2008-06-19 15:26:23) 迁移率是指载流子（电子和空穴）在单位电场作用下的平均漂移速度，即载流子在电场作用下运动速度的快慢的量度，运动得越快，迁移率越大；运动得慢，迁移率小。同一种半导体材料中，载流子类型不同，迁移率不同，一般是电子的迁移率高于空穴。如室温下，轻参杂硅材料中，电子的迁移率为1350cm^2/（VS），而空穴的迁移率仅为480cm^2/(VS)。 迁移率主要影响到晶体管的两个性能：一是载流子浓度一起决定半导体材料的电导率（电阻率的倒数）的大小。迁移率越大，电阻率越小，通过相同电流时，功耗越小，电流承载能力越大。由于电子的迁移率一般高于空穴的迁移率，因此，功率型MOSFET通常总是采用电子作为载流子的n沟道结构，而不采用空穴作为载流子的p沟道结构。二是影响器件的工作频率。双极晶体管频率响应特性最主要的限制是少数载流子渡越基区的时间。迁移率越大，需要的渡越时间越短，晶体管的截止频率与基区材料的载流子迁移率成正比，因此提高载流子迁移率，可以降低功耗，提高器件的电流承载能力，同时，提高晶体管的开关形影速度。

浮体效应 (2008-06-19 15:23:09) 在掺杂最多的PN结和掺杂较少的底层材料之间会形成结电容，这是另外一种重要的掺杂效应。曾经一度仅用于辐射装置的绝缘硅（SOI）技术，由于可以减小结电容，现在越来越引起人们的注意。SOI圆片可以将环路振荡时间减半。即便考虑到复杂电路中其他部分的延迟，SOI技术也能使性能比其他技术提高30％。SOI片子的行为取决于硅层的厚度。如果硅的厚度比沟道长度还要小，就会在栅极氧化区附近产生一个耗尽区，在它下面还会产生一个中性电荷区。离子化会在中性区中激发出自由电荷。但它下面的绝缘层会使这些自由电荷不能流动，这样就使晶体管在一定程度上“漂浮”起来。由于这种“浮体效应”（FBE）的存在，就不能在这种部分耗尽的SOI片子上制作现有的各种电路。为消除FBE效应，设计者就必须在片子中引进一个额外的接地极，但这又要占用昂贵的电路空间。作为选择，可以在设计模型中考虑到FBE的存在而只在它的周围进行设计。典型电路中只有大约1％的晶体管不能含有FBE而必须接地。

数字电路为什么是低电平有效的多 (2008-06-19 15:22:12) 转数字电路为什么是低电平有效的多？（by ic921)[ 2006-5-3 22:00:16 | Author: 渤海之滨 ]事实上，它是由常用的电路结构所决定的，低电平时电路往往有较高电平时更低的环路阻抗，而低阻抗则意味着抗干扰能力更强。结合实际讲一个有用的例子来加深印象：我们有的同学可能已经学习了这样的一条PCB布线规则-----在条件许可的情况下，高电平有效线要尽量缩短，低电平有效的线则尽量延长----这一条规则的存在基础就是基于低电平时环路阻抗比较低，抗干扰能力比较强才起来的。如OC或OD电路要控制一个电平就是通过它这个开关的通断来实现的。有在上拉电阻的情况下，开关接通，得低电平；开关切断，得高电平。这样，为了防止电路失控的情况下仍然是有效电平，那么当然是低电平有效才更“保险”了。结构上，象OC电路那样，由于集电极更难击穿，所以，也更不容易损坏。对于其它图腾柱输出的电路（见Q101:什么是图腾柱输出?），虽然0和1都有同样的风险，但应用中还是有人愿意加一个上拉电阻，以取得类似OC或OD输出的效果。至于为什么不采用下拉电阻而用上拉电阻，大家也可以分析一下。另一个方面是OC或OD输出的电路，使用上拉电阻后具有节能的效果。因为关断后它是具有获得高电平时的电流几乎为0。分享：