在掺杂最多的PN结和掺杂较少的底层材料之间会形成结电容，这是另外一种重要的掺杂效应。曾经一度仅用于辐射装置的绝缘硅（SOI）技术，由于可以减小结电容，现在越来越引起人们的注意。SOI圆片可以将环路振荡时间减半。即便考虑到复杂电路中其他部分的延迟，SOI技术也能使性能比其他技术提高30％。
SOI片子的行为取决于硅层的厚度。如果硅的厚度比沟道长度还要小，就会在栅极氧化区附近产生一个耗尽区，在它下面还会产生一个中性电荷区。离子化会在中性区中激发出自由电荷。但它下面的绝缘层会使这些自由电荷不能流动，这样就使晶体管在一定程度上“漂浮”起来。
由于这种“浮体效应”（FBE）的存在，就不能在这种部分耗尽的SOI片子上制作现有的各种电路。为消除FBE效应，设计者就必须在片子中引进一个额外的接地极，但这又要占用昂贵的电路空间。作为选择，可以在设计模型中考虑到FBE的存在而只在它的周围进行设计。典型电路中只有大约1％的晶体管不能含有FBE而必须接地。
评论 (0)